本集从物理层回答“计算机如何真正计算”，核心判

核心摘要

本集从物理层回答“计算机如何真正计算”，核心判断是：硬件不是魔法，而是基于晶体管、逻辑门、时序电路和时钟同步的物理工程，且正面临量子隧穿带来的物理极限。

干货提炼

主题一：晶体管开关

• [晶体管是电场控制的非机械开关]：MOSFET通过栅极电压产生电场，改变硅的导电性，实现源极和漏极间的通断，无机械磨损。
• [CMOS技术通过互补配对降低功耗]：CMOS中一对晶体管在稳定状态下总有一个截止，仅切换瞬间消耗能量，从而避免芯片过热。

主题二：逻辑门偏好

• [硬件工程师偏好NAND/NOR门而非AND/OR门]：物理上，NAND门只需4个晶体管，而AND门需先构建NAND再加反相器，共6个晶体管，成本更高。这决定了实际芯片架构采用负逻辑为基础。

主题三：加法器构建

• [加法器由组合逻辑电路实现]：半加器用XOR门求“和”、AND门求“进位”；全加器由两个半加器加一个OR门级联构成，可处理来自低位的进位。
• [加法器结构可线性扩展]：32位加法器只需将单个全加器设计复制32次并串联进位链，无需设计复杂单体电路。

主题四：寄存器记忆

• [利用传播延迟制造记忆电路]：将NAND门输出反馈回输入，利用物理延迟使其振荡，从而构建锁存器。锁存器通过“使能线”控制，使能线高时透明传输，低时锁存数据。
• [寄存器是并行锁存器阵列]：64个一位锁存器共享一根使能线，构成64位寄存器，成为CPU的快速短时存储器。

主题五：时钟同步

• [时钟信号强制所有时序电路同步]：时钟是连续方波脉冲，所有触发器仅在时钟上升沿响应，保证数据经过组合逻辑传播后稳定再被锁存，避免因传播延迟差异导致数据错误。
• [时钟速度受物理极限约束]：4GHz时钟意味着所有计算需在0.25纳秒内完成；晶体管缩小到原子尺度后，电子通过量子隧穿泄漏，导致不可靠和发热，是当前硬件设计的根本瓶颈。

高光金句

• ❝ There are literally billions of microscopic water faucets. ❞
• ❝ We are basically hitting a hard limit on the laws of physics. ❞
• ❝ The microscopic faucets are leaking. ❞

提及资源

• 本集暂无提及外部资源